מבוא למפרטי PCIe 5.0

• מבוא למפרטי PCIe 5.0

מפרט ה-PCIe 4.0 הושלם ב-2017, אך הוא לא נתמך על ידי פלטפורמות צרכניות עד לסדרת ה-7nm Rydragon 3000 של AMD, ובעבר רק מוצרים כגון מחשוב-על, אחסון במהירות גבוהה ברמה ארגונית והתקני רשת השתמשו בטכנולוגיית PCIe 4.0.למרות שטכנולוגיית PCIe 4.0 עדיין לא יושמה בקנה מידה גדול, ארגון PCI-SIG כבר מזמן מפתח PCIe 5.0 מהיר יותר, קצב האות הוכפל מ-16GT/s הנוכחיים ל-32GT/s, רוחב הפס יכול להגיע ל-128GB/ s, ומפרט גרסה 0.9/1.0 הושלם.גרסת v0.7 של הטקסט הסטנדרטי PCIe 6.0 נשלחה לחברים, ופיתוח התקן בדרך.קצב הפינים של PCIe 6.0 הוגדל ל-64 GT/s, שהם פי 8 מזה של PCIe 3.0, ורוחב הפס בערוצי x16 יכול להיות גדול מ-256GB/s.במילים אחרות, המהירות הנוכחית של PCIe 3.0 x8 דורשת רק ערוץ PCIe 6.0 אחד כדי להשיג.בכל הנוגע לגרסה 0.7, PCIe 6.0 השיג את רוב התכונות שהוכרזו במקור, אך צריכת החשמל עדיין משתפרת.d, והתקן הציג לאחרונה את ציוד תצורת הכוח L0p.כמובן, לאחר ההכרזה בשנת 2021, PCIe 6.0 יכול להיות זמין מסחרית בשנת 2023 או 2024 לכל המוקדם.לדוגמה, PCIe 5.0 אושר בשנת 2019, ורק עכשיו יש מקרי יישום

בהשוואה למפרט הסטנדרטי הקודם, מפרטי PCIe 4.0 הגיעו מאוחר יחסית.מפרטי PCIe 3.0 הוצגו בשנת 2010, 7 שנים לאחר הצגת ה-PCIe 4.0, כך שהחיים של מפרטי PCIe 4.0 עשויים להיות קצרים.בפרט, חלק מהספקים החלו לתכנן התקני שכבה פיזית של PCIe 5.0 PHY.

ארגון PCI-SIG מצפה ששני התקנים יתקיימו יחד במשך זמן מה, ו-PCIe 5.0 משמש בעיקר עבור התקנים בעלי ביצועים גבוהים עם דרישות תפוקה גבוהות יותר, כגון Gpus עבור AI, התקני רשת וכן הלאה, מה שאומר ש-PCIe 5.0 הוא סביר יותר להופיע בסביבות מרכזי נתונים, רשת וסביבות HPC.מכשירים עם פחות דרישות רוחב פס, כגון שולחנות עבודה, יכולים להשתמש ב-PCIe 4.0.

עבור PCIe 5.0, קצב האות הוגדל מ-16GT/s של PCIe 4.0 ל-32GT/s, עדיין תוך שימוש בקידוד 128/130, ורוחב הפס x16 הוגדל מ-64GB/s ל-128GB/s.

בנוסף להכפלת רוחב הפס, PCIe 5.0 מביא שינויים נוספים, שינוי העיצוב החשמלי לשיפור שלמות האות, תאימות לאחור עם PCIe ועוד.בנוסף, PCIe 5.0 תוכנן עם סטנדרטים חדשים המפחיתים את השהיה והנחתת האות למרחקים ארוכים.

ארגון PCI-SIG מצפה להשלים את גרסת 1.0 של המפרט ברבעון הראשון השנה, אבל הם יכולים לפתח תקנים, אבל הם לא יכולים לשלוט מתי מכשיר המסוף יוכנס לשוק, וצפוי שה-PCIe 5.0 הראשון מכשירים יופיעו לראשונה השנה, ומוצרים נוספים יופיעו בשנת 2020. עם זאת, הצורך במהירויות גבוהות יותר גרם לגוף הסטנדרטי להגדיר את הדור הבא של PCI Express.המטרה של PCIe 5.0 היא להגביר את מהירות התקן בזמן הקצר ביותר האפשרי.לכן, PCIe 5.0 נועד פשוט להגביר את המהירות לתקן PCIe 4.0 ללא תכונות חדשות משמעותיות אחרות.

לדוגמה, PCIe 5.0 אינו תומך באותות PAM 4 וכולל רק את התכונות החדשות הדרושות כדי לאפשר לתקן PCIe לתמוך ב-32 GT/s בזמן הקצר ביותר האפשרי.

אתגרי חומרה

האתגר העיקרי בהכנת מוצר לתמיכה ב-PCI Express 5.0 יהיה קשור לאורך הערוץ.ככל שקצב האות מהיר יותר, כך תדר הנשא של האות המועבר דרך לוח המחשב גבוה יותר.שני סוגים של נזק פיזי מגבילים את המידה שבה מהנדסים יכולים להפיץ אותות PCIe:

· 1. הנחתה של ערוץ

· 2. השתקפויות המתרחשות בתעלה עקב אי-רציפות עכבה בפינים, מחברים, חורים חוצים ומבנים אחרים.

מפרט PCIe 5.0 משתמש בערוצים עם הנחתה של -36dB ב-16 GHz.התדר 16 GHz מייצג את תדר Nyquist עבור אותות דיגיטליים של 32 GT/s.לדוגמה, כאשר האות PCIe5.0 מתחיל, ייתכן שיהיה לו מתח שיא לשיא טיפוסי של 800 mV.עם זאת, לאחר מעבר בערוץ המומלץ -36dB, כל דמיון לעין פקוחה אובד.רק על ידי יישום השוואת משדר (ההדגשה) והשוואת מקלט (שילוב של CTLE ו-DFE) יכול אות PCIe5.0 לעבור בערוץ המערכת ולהתפרש במדויק על ידי המקלט.גובה העין המינימלי הצפוי של אות PCIe 5.0 הוא 10mV (פוסט-השוואה).אפילו עם משדר ריצוד נמוך כמעט מושלם, הנחתה משמעותית של הערוץ מפחיתה את משרעת האות עד לנקודה שבה ניתן לסגור כל סוג אחר של נזק לאות שנגרם מהשתקפות ודיבור כדי לשחזר את העין.