ארגון PCI-SIG הודיע על השחרור הרשמי של תקן PCIe 6.0 גרסה 1.0, והכריז על השלמתו.
בהמשך למוסכמה, מהירות רוחב הפס ממשיכה להכפיל את עצמה, עד 128 ג'יגה-בייט/שנייה (חד-כיווני) ב-x16, ומכיוון שטכנולוגיית PCIe מאפשרת זרימת נתונים דו-כיוונית מלאה, התפוקה הדו-כיוונית הכוללת היא 256 ג'יגה-בייט/שנייה. על פי התוכנית, יהיו דוגמאות מסחריות 12 עד 18 חודשים לאחר פרסום התקן, בסביבות 2023, שאמורות להיות לפלטפורמת השרתים תחילה. PCIe 6.0 יגיע עד סוף השנה לכל המוקדם, עם רוחב פס של 256 ג'יגה-בייט/שנייה.
בחזרה לטכנולוגיה עצמה, PCIe 6.0 נחשב לשינוי הגדול ביותר בהיסטוריה של כמעט 20 שנה של PCIe. למען האמת, PCIe 4.0/5.0 הוא שינוי מינורי של 3.0, כמו קידוד 128b/130b המבוסס על NRZ (Non-Return-to-Zero).
PCIe 6.0 עבר לאיתות AM דופק PAM4, קידוד 1B-1B, אות בודד יכול להיות בעל ארבעה מצבי קידוד (00/01/10/11), כפול מהקודם, ומאפשר תדר של עד 30GHz. עם זאת, מכיוון שאות PAM4 שביר יותר מאות NRZ, הוא מצויד במנגנון תיקון שגיאות קדמיות FEC לתיקון שגיאות אות בקישור ולהבטחת שלמות הנתונים.
בנוסף ל-PAM4 ול-FEC, הטכנולוגיה העיקרית האחרונה ב-PCIe 6.0 היא השימוש בקידוד FLIT (יחידת בקרת זרימה) ברמה הלוגית. למעשה, PAM4 ו-FLIT אינם טכנולוגיות חדשות, וב-200G+ יושמו מזה זמן רב טכנולוגיית Ethernet במהירות גבוהה במיוחד, אך PAM4 לא הצליחה לקדם אותה בקנה מידה גדול, הסיבה לכך היא שעלות השכבה הפיזית גבוהה מדי.
בנוסף, PCIe 6.0 נשאר תואם לאחור.
PCIe 6.0 ממשיך להכפיל את רוחב הפס של הקלט/פלט ל-64GT/s בהתאם למסורת, המיושם על רוחב הפס החד-כיווני בפועל של PCIe 6.0X1 של 8GB/s, רוחב הפס החד-כיווני של PCIe 6.0×16 של 128GB/s, ורוחב הפס הדו-כיווני של PCIe 6.0×16 של 256GB/s. כונני SSD של PCIe 4.0 x4, הנמצאים בשימוש נרחב כיום, יזדקקו רק ל-PCIe 6.0 x1 לשם כך.
PCIe 6.0 ימשיך את קידוד 128b/130b שהוצג בעידן PCIe 3.0. בנוסף ל-CRC המקורי, מעניין לציין שפרוטוקול הערוץ החדש תומך גם בקידוד PAM-4 המשמש ב-Ethernet ו-GDDR6x, ומחליף את PCIe 5.0 NRZ. ניתן לארוז יותר נתונים בערוץ יחיד באותו פרק זמן, כמו גם מנגנון תיקון שגיאות נתונים בעל השהייה נמוכה המכונה תיקון שגיאות קדמיות (FEC) כדי להפוך את הגדלת רוחב הפס לאפשרית ואמינה.
אנשים רבים עשויים לשאול את עצמם, רוחב הפס של PCIe 3.0 לרוב אינו מנוצל, ומה השימוש ב-PCIe 6.0? עקב העלייה ביישומים צמאי נתונים, כולל בינה מלאכותית, ערוצי IO עם קצבי העברה מהירים יותר הופכים לביקוש גובר בקרב לקוחות בשוק המקצועי, ורוחב הפס הגבוה של טכנולוגיית PCIe 6.0 יכול לשחרר באופן מלא את הביצועים של מוצרים הדורשים רוחב פס IO גבוה, כולל מאיצים, למידת מכונה ויישומי HPC. PCI-SIG מקווה גם להפיק תועלת מתעשיית הרכב הצומחת, שהיא מוקד צמיחה עבור מוליכים למחצה, וקבוצת העניין המיוחדת של PCI הקימה קבוצת עבודה חדשה לטכנולוגיית PCIe כדי להתמקד כיצד להגביר את אימוץ טכנולוגיית PCIe בתעשיית הרכב, שכן הביקוש הגובר של המערכת האקולוגית לרוחב פס ניכר. עם זאת, מכיוון שניתן לחבר את המיקרו-מעבד, הכרטיס הגרפי, התקן ה-IO ואחסון הנתונים לערוץ הנתונים, כדי לקבל תמיכה בממשק PCIe 6.0 על יצרני לוחות אם להיות זהירים במיוחד בארגון כבל שיכול להתמודד עם אותות במהירות גבוהה, ויצרני שבבים צריכים גם הם לבצע הכנות רלוונטיות. דובר אינטל סירב לומר מתי תתווסף תמיכה ב-PCIe 6.0 למכשירים, אך אישר כי מערכות הצריכה Alder Lake ומערכות השרת Sapphire Rapids ו-Ponte Vecchio יתמכו ב-PCIe 5.0. גם NVIDIA סירבה לומר מתי PCIe 6.0 יושק. עם זאת, BlueField-3 Dpus עבור מרכזי נתונים כבר תומכים ב-PCIe 5.0; מפרט ה-PCIe מציין רק את הפונקציות, הביצועים והפרמטרים שיש ליישם בשכבה הפיזית, אך אינו מציין כיצד ליישם אותם. במילים אחרות, יצרנים יכולים לעצב את מבנה השכבה הפיזית של PCIe בהתאם לצרכים ולתנאים בפועל שלהם כדי להבטיח פונקציונליות! יצרני כבלים יכולים לשחק יותר מקום!
זמן פרסום: 04-07-2023
